PCB制造公差：完整工程规格指南

为什么制造公差很重要

PCB图纸上的每个尺寸——走线宽度、孔径、板厚、铜重——都有相应的制造公差。标称值是设计目标；公差是实际产品允许偏离标称值的范围。理解公差对以下三方面至关重要：

设计裕量：设计必须在整个公差范围内正常工作，而非仅在标称值下
成本优化：指定不必要的紧公差会增加成本、交期和良率损失
供应商沟通：模糊的公差标注会导致制造疑问、延误和潜在质量问题

钻孔公差

机械钻孔

参数	标准	高端	IPC Class 3
孔径	±0.05mm	±0.03mm	±0.025mm
孔位	±0.075mm	±0.05mm	±0.05mm
孔壁粗糙度	≤25µm	≤15µm	≤15µm
最小孔径	0.15mm	0.10mm	0.15mm
纵横比极限	10:1	12:1	10:1

纵横比增加时钻孔精度下降。板厚超过3.0mm时，因钻头偏移应预期更宽的位置公差。详细的通孔纵横比设计指南提供了管理这些约束的方法。

激光钻孔（微通孔）

参数	标准	高端
通孔直径	±0.025mm	±0.015mm
通孔位置	±0.025mm	±0.015mm
深度控制（盲孔）	±15µm	±10µm
最小捕获焊盘	通孔+100µm	通孔+75µm
最小通孔直径	75µm	50µm

激光钻孔精度远高于机械钻孔，这是HDI设计使用激光钻微通孔的重要原因之一。

走线宽度和间距公差

走线宽度和间距公差主要由蚀刻工艺和初始铜厚决定。

减成法蚀刻

铜厚	走线宽度公差	最小间距
1/3oz (12µm)	±15%	60µm
1/2oz (18µm)	±18%	75µm
1oz (35µm)	±20%	100µm
2oz (70µm)	±25%	150µm
3oz (105µm)	±25%	200µm

铜越厚，蚀刻侧蚀越大，走线宽度控制越困难。详情参见走线宽度和间距规则。

先进工艺

工艺	最小走线宽度	宽度公差
LDI + 精细线蚀刻	50µm	±15%
mSAP	25µm	±10%
SAP（IC基板）	10µm	±8%

层间对位公差

层间对位影响焊盘到钻孔的对准、阻抗一致性和最小环宽。

对位类型	标准	高端	IPC Class 3
内层到内层	±50µm	±35µm	±50µm
外层到内层	±75µm	±50µm	±75µm
外层到钻孔	±75µm	±50µm	±50µm

对位精度是累积的——外层焊盘通过钻孔连接到内层焊盘涉及三个公差叠加。环宽设计必须考虑所有相关层的组合对位公差。

阻抗公差

控制阻抗对高速设计至关重要。阻抗公差取决于制造商对走线宽度、介质厚度、介电常数和铜厚的控制能力。

公差等级	成本影响	典型应用
±10%	标准	大多数数字设计
±7%	+10-15%	高速SerDes、DDR4/5
±5%	+15-30%	RF、精密时序
±3%	+40-60%	特种RF、测试设备

实现紧阻抗公差需要：走线宽度更紧的公差、半固化片厚度公差±5%（而非±10%）、Dk一致性（材料批次控制）和过程中阻抗监控。参考我们的阻抗规格指定指南。

板厚公差

板型	标称范围	公差
标准刚性板	0.4-3.2mm	±10%
薄板	0.2-0.4mm	±15%
厚板	3.2-6.0mm	±10%
柔性板	0.05-0.5mm	±10%
刚柔结合	按区段	刚性±10%，柔性±15%

对于板厚对设计关键的应用（连接器配合、卡边接触、机械装配），应在图纸上明确标注成品板厚公差。

阻焊公差

参数	标准	高端
对位精度	±75µm	±50µm
最小坝宽	75µm	50µm
最小网宽	100µm	75µm
导体上厚度	10-35µm	15-25µm

阻焊对位对细间距元件至关重要。BGA和QFN焊盘设计中详细讨论了阻焊对焊盘可靠性的影响。

表面处理公差

处理	参数	规格
HASL	厚度	1-40µm（变化大）
ENIG	Ni厚度	3-6µm（±1µm）
ENIG	Au厚度	0.05-0.10µm（±0.02µm）
OSP	厚度	0.2-0.5µm
浸银	厚度	0.15-0.40µm
硬金	厚度	0.5-2.5µm（±20%）

详细对比参见PCB表面处理指南。

如何在图纸上正确标注公差

最佳实践：

以IPC-6012为基准：标注”按IPC-6012 Class X制造”以建立默认公差
仅标注例外：只有设计确实需要更紧公差的地方才特别标注
提供公差理由：说明为什么需要关键公差——帮助制造商确定优先级
包含加工图：不要仅依靠Gerber注释——标注尺寸的加工图避免歧义
以表格形式标注阻抗：列出每个阻抗等级的目标值、公差、层和走线宽度

常见公差标注错误

过度标注：当±10%阻抗即可时指定±5%
遗漏标注：不标注关键公差，依赖制造商默认值
矛盾标注：指定的走线宽度无法用可用材料达到指定阻抗
缺少叠层：提供阻抗目标却不提供定义的叠层

面向制造公差的设计

从设计初期就考虑公差：

焊盘按最坏情况设计：钻孔位置公差+层间对位公差→计算最小环宽
走线宽于最小值：空间允许时使用最小值的125%
铜均衡：均匀的铜分布减少翘曲并改善厚度均匀性
在公差极值下验证：以最小和最大走线宽度/介质厚度运行阻抗仿真

需要精密制造的PCB？ 上传Gerber文件获取免费工程评审，Atlas PCB工程团队将验证您设计中所有关键公差。