嵌入式元件PCB技术：在基板内部埋入无源和有源器件

电子产品不断追求更小、更快、更可靠，这迫使PCB设计师重新审视板级设计中最基本的假设：元件只能安装在表面。嵌入式元件技术——将电阻、电容、电感甚至裸芯片IC埋入PCB基板内部——已经从实验室研究走向量产现实。医疗植入物、航空航天航电、5G毫米波模块和高端智能手机现在都在常规使用嵌入式无源器件，以实现表面贴装技术无法达到的性能水平。

本指南涵盖材料科学、制造工艺、设计规则和可靠性考量，帮助工程师在指定嵌入式元件PCB之前建立全面的技术认知。

为什么要嵌入元件？工程论据

表面贴装元件带有固有的电气缺陷。一个标准的0402贴片电容因其焊盘和引线产生0.5–1.0 nH的安装电感。在5 GHz频率下，该电感产生约15–30Ω的阻抗——足以严重降低去耦效果。而嵌入在电源和地平面之间的平面电容的安装电感几乎为零，提供任何SMT电容都无法匹配的去耦性能。

嵌入式元件的优势超越电气性能：

• 寄生参数消除：嵌入式无源器件消除了焊接点电感和焊盘电容。与布线到表面贴装焊盘相比，信号路径长度缩短30–50%，直接改善高速设计的信号完整性。
• 板面空间释放：在典型的智能手机RF前端中，无源元件占用60–70%的表面积。将其中一半移入基板可释放关键布线通道，并允许更小的板框。
• 可靠性提升：消除焊接点就消除了振动和温度循环环境中的主要失效机制。按照IPC-6012E Class 3要求，嵌入式无源器件避免了困扰BGA和QFN封装恶劣环境下焊料疲劳的问题。
• 减重减薄：对于可穿戴设备、植入物和航空航天应用至关重要，每一克重量和每0.1mm厚度都至关重要。

嵌入式元件类型

嵌入式电阻

嵌入式电阻是最成熟的商业化嵌入式无源技术。两种主要材料体系占据主导地位：

薄膜电阻箔（NiCr、TaN）

镍铬（NiCr）和氮化钽（TaN）薄膜在层压前通过溅射或电沉积到铜箔上。Ohmega-Ply®（NiCr）和Ticer TCR™（TaN）是两种领先的商业产品。关键规格：

电阻几何形状通过内层处理期间的光刻工艺定义。电阻计算公式为：

R = ρ_s × (L / W)

其中ρ_s是方块电阻（Ω/方块），L是电阻长度，W是电阻宽度。100Ω/sq材料图案化为10个方块的蛇形图案（L/W = 10）可得到1kΩ电阻。

厚膜聚合物电阻

碳填充聚合物浆料（如DuPont Interra®）通过丝网印刷到内层铜上，然后固化层压。方块电阻范围100Ω/sq至10kΩ/sq，制造公差±15–20%。精度低于薄膜，但成本显著更低。最适合上拉/下拉和端接电阻等对精确值要求不高的应用。

嵌入式电容

平面分布式电容

最简单的方法是在相邻电源/地平面之间使用薄介质层（12–25 µm）。叠层设计采用高介电常数（Dk）材料——通常是添加BaTiO3陶瓷填料的改性环氧树脂——以最大化电容密度。

3M™ C-Ply（Dk ≈ 16–21）和Faradflex®（Dk ≈ 7–16）是领先的商业产品。电容密度范围从0.5 nF/cm²（Dk=7，25µm厚）到5 nF/cm²（Dk=21，12µm厚）。这提供了100 MHz到10 GHz以上的优秀宽带去耦——恰好是分立SMT去耦电容失效的频率范围。

离散嵌入式电容

烧结陶瓷电容（类似MLCC结构）可以嵌入内层腔体铣槽中。这种方法可实现更高的单体电容值（1mm × 1mm占位面积可达100 nF），但显著增加制造复杂性。主要用于高价值军工和医疗应用。

嵌入式电感

螺旋电感图案使用标准光刻工艺蚀刻在内层上。典型电感值范围0.5 nH至50 nH——足以用于RF匹配网络、滤波器和偏置T。通过微孔连接的多层螺旋可以增加电感值，但代价是更高的寄生电容和降低的自谐振频率。

对于24 GHz以上的5G毫米波应用，在低损耗基板（Dk < 3.5，Df < 0.003）上的嵌入式螺旋电感可提供15–30的Q值，与贴片电感相当，同时消除了安装寄生参数。

嵌入式有源器件

最先进的嵌入式元件技术将裸硅芯片或薄封装IC埋入基板内。这种方法通常称为”芯片嵌入基板”或”嵌入式芯片”，由IPC-7092第7节规范，AT&S（ECP®）、TDK和Schweizer Electronic等公司已投入量产。

芯片（通常减薄至50–100 µm）面朝下放置在腔体或粘合层上，然后层压并通过激光钻孔的微孔连接到再分布层。这可以实现：

• 最短的互连：芯片间信号路径1–3 mm，而表面贴装封装为10–30 mm
• 卓越的散热：芯片直接热耦合到铜平面和散热过孔
• 极致小型化：整个系统（DC-DC转换器+控制器+无源器件）可以装在10mm × 10mm的基板内

需要嵌入式元件PCB？联系我们

Atlas PCB支持先进基板技术，包括嵌入式无源器件和顺序积层工艺。

Get Instant Quote →

嵌入式无源器件的制造工艺

嵌入式元件PCB的制造遵循顺序积层工艺，与标准多层PCB制造无缝集成。但需要几个关键的额外步骤。

步骤1：电阻箔准备

对于薄膜电阻，工艺从含有溅射NiCr或TaN电阻层的铜箔层压板开始。铜面朝外（面向蚀刻液），电阻层面向介质芯材。

步骤2：铜图案化和电阻定义

标准光刻工艺对铜层进行信号走线和电阻接触焊盘的图案化。第二步光刻定义电阻层的几何形状。关键工艺控制：

• 套准精度：铜层与电阻层图案之间±12.5 µm（0.5 mil），以维持电阻公差
• 蚀刻均匀性：电阻层蚀刻必须控制在±2%的厚度变化范围内，以维持方块电阻均匀性
• 最小电阻宽度：量产100 µm（4 mil）；先进工艺50 µm（2 mil）

步骤3：电容介质层压

对于平面嵌入式电容，在指定的电源/地平面对之间层压薄的高Dk介质片（12–25 µm的C-Ply或Faradflex）。不需要额外的加工步骤——电容结构由平面对几何固有形成。

步骤4：顺序层压和过孔成形

嵌入式元件层通过顺序层压整合到完整叠层中。激光钻孔的微孔将嵌入式元件连接到相邻的信号层和电源层。嵌入式电阻上的过孔落盘直径应≥200 µm（8 mil），以确保与薄电阻膜的可靠连接。

步骤5：激光修调（可选）

制造后的激光修调可将嵌入式电阻公差从±10%改善到±1%。探针接触电阻端子，YAG或CO2激光以受控的蛇形或L形切割方式烧蚀电阻薄膜，逐步增加电阻值直到达到目标值。修调增加成本（每个电阻$0.02–0.05），但对精密模拟电路不可或缺。

步骤6：标准外层加工

其余制造遵循标准多层加工：外层成像、电镀、表面处理应用（推荐ENIG用于嵌入式元件板，因其平整度好）、阻焊、开窗和铣板。

IPC-7092设计规则与指南

IPC-7092（“嵌入式元件设计和装配工艺实施”）提供全面指导。关键设计规则包括：

电阻布局规则

• 最小电阻宽度：100 µm（0.1 mm / 4 mil）
• 最小电阻长度：100 µm（0.1 mm / 4 mil）
• 接触焊盘延伸：电阻体每端≥50 µm
• 与过孔焊盘的间距：电阻体边缘到最近过孔焊盘≥200 µm
• 与板边的间距：电阻体到铣槽/V-cut线≥500 µm
• 最大长宽比：20:1（更高的比值会导致不可接受的公差偏差）
• 蛇形间距：平行电阻段之间≥100 µm

电容布局规则

• 最小平面重叠：电容平面对必须比所需电容面积向外延伸≥500 µm以补偿套准
• 反焊盘间隙：穿过电容平面对的信号过孔需要按阻抗控制要求设置标准反焊盘间隙
• 禁止铜分割：电容区域内的电容平面应为实心铜（无分割、开槽或散热花纹）

嵌入式芯片规则（按IPC-7092第7节）

• 腔体深度公差：±15 µm
• 芯片放置精度：±25 µm
• 芯片到腔体壁间隙：各侧≥50 µm
• 芯片焊盘上的微孔落盘：≥100 µm直径
• 最大芯片厚度：100 µm（首选50 µm以确保可靠的层压填充）

可靠性与鉴定

嵌入式元件必须满足严格的可靠性要求，尤其是IPC-6012E Class 3（高可靠性）应用。

温度循环性能

嵌入式薄膜电阻展示了出色的热稳定性。按IPC-2316鉴定测试：

• 温度循环（-55°C至+125°C，1000次循环）：NiCr电阻变化< ±0.5%，TaN< ±1.0%
• 热冲击（-65°C至+150°C，100次循环）：电阻变化< ±1.0%
• 耐湿性（85°C/85% RH，1000小时）：电阻变化< ±1.5%
• 偏置湿热（85°C/85% RH，100V DC，1000小时）：电阻变化< ±2.0%

这些数据与相同条件下分立SMT贴片电阻的±0.25–0.5%漂移相比非常有利。焊接点的消除排除了主要的疲劳失效机制。

长期稳定性

加速老化研究表明，在70°C持续工作温度下，嵌入式NiCr电阻每年漂移小于±0.1%。这种稳定性使嵌入式电阻适用于精密仪表、医疗设备和要求20年以上服务寿命的高可靠性应用。

已知失效模式

• 电阻膜脱层：由层压前表面准备不足或过度吸湿引起。通过适当的预烘烤（105°C下4小时）和真空层压控制。
• 激光修调开裂：过度修调或不当的修调几何形状会产生应力集中点，在温度循环下扩展。L形切割优于穿刺切割，可提高可靠性。
• 嵌入式芯片开裂：薄芯片（< 50 µm）在层压过程中易因CTE失配而开裂。选择适当的腔体填充材料（低CTE粘合剂）和受控的压力曲线可缓解此风险。

高频优势

对于RF和毫米波应用，嵌入式元件提供了令人信服的优势：

寄生参数消除

表面贴装0402电阻具有约0.3 nH的电感和0.05 pF的焊盘电容。在28 GHz（5G NR FR2）频率下，这会产生显著的阻抗扰动。等效值的嵌入式薄膜电阻电感< 0.05 nH且焊盘电容可忽略，在40 GHz以上仍能维持其设计阻抗。

分布式滤波器设计

嵌入式元件可实现分立器件无法实现的滤波器拓扑。在低损耗基板（Rogers或Taconic材料）上组合嵌入式螺旋电感和平面电容的带通滤波器，可在5 GHz下实现插入损耗< 0.5 dB、Q值超过50的性能——接近LTCC（低温共烧陶瓷）的性能，而成本仅为其几分之一。

电源分配网络（PDN）优化

平面嵌入式电容层在整个板面积上提供固有的宽带去耦。结合适当的铜厚选择以获得低阻抗电源平面，嵌入式电容可减少30–50%的分立去耦电容数量，简化组装并提高可靠性。

可测试性设计（DFT）考量

测试嵌入式元件提出了独特的挑战，因为元件在层压后本质上是不可接触的。

过程中测试

嵌入式电阻应在内层阶段、层压之前进行电气测试。飞针或夹具式测试测量电阻值并识别开路/短路。这是在电阻被埋入前识别缺陷的最后机会。

层压后测试

层压后，通过连接的电路网络访问嵌入式电阻。标准ICT（在线测试）无法探测单个嵌入式电阻，除非在网络中设计了专用测试焊盘。最佳实践：为每个嵌入式电阻网络至少包含一个可访问的测试点。

可测试性设计建议

• 为每个嵌入式电阻的两端添加测试焊盘（最小0.5 mm直径）
• 将测试焊盘放在可访问的外层
• 测试焊盘之间至少保持2mm间距以供飞针访问
• 在制造说明中记录嵌入式元件位置和层参考
• 在BOM中指定嵌入式电阻的标称值和公差，以便与测量值比较

成本考量

嵌入式元件PCB相比标准多层板有成本溢价，但系统级经济性通常有利于嵌入：

对于每板无源元件超过200个的设计，仅组装成本节省就可以抵消基板成本溢价。损益平衡点取决于元件密度、板量和具体的公差要求。

何时使用（何时不使用）嵌入式元件

嵌入式无源器件的最佳应用：

• 5G毫米波前端模块（寄生参数关键）
• 医疗植入物（尺寸和可靠性关键）
• 航空航天航电（振动可靠性，IPC Class 3）
• 高密度SiP（系统级封装）基板
• 高速数字的电源完整性改善（PDN去耦）

不推荐用于：

• 需要±0.1%电阻公差的设计（使用SMT精密元件）
• 小批量原型（NRE成本高）
• 有充足表面空间的简单设计
• 预期频繁BOM变更的设计（嵌入式元件在制造时即固定）

总结

嵌入式元件PCB技术代表了我们思考元件与基板关系的根本转变。通过将无源器件——以及越来越多的有源器件——埋入PCB本身，工程师可以实现表面贴装技术无法匹配的电气性能、小型化和可靠性水平。该技术已经成熟，标准（IPC-7092、IPC-2316）完善，制造生态系统支持从原型到量产的各种规模。

对于寄生参数、板面空间或焊接点可靠性成为限制因素的设计，嵌入式元件值得作为您的HDI PCB技术策略的一部分进行认真评估。

准备好开始您的项目了吗？ 上传您的Gerber文件获取免费工程评审，或联系工程师讨论您的设计需求。