· AtlasPCB Engineering · News · 11 min read
台积电CoWoS与InFO推动PCB-基板融合:PCB制造商需要了解的关键变革
台积电先进封装技术正模糊IC基板与PCB的边界。随着线宽/间距要求逼近5/5 μm,PCB制造商必须适应变革或面临被淘汰的风险。
IC基板与PCB的界限正在消融
数十年来,印刷电路板行业和IC基板行业在各自不同的技术领域运作。PCB处理以mil为计量单位的板级互连,而IC基板管理硅芯片与封装之间的细间距世界。这种分离正在迅速瓦解。
台积电的先进封装平台——特别是晶圆上芯片-基板(CoWoS)和集成扇出(InFO)——正在推动一场重新定义”基板”和”PCB”含义的融合。随着这些技术从最初的AI加速器利基市场扩展到网络、HPC、汽车和消费应用,对传统PCB制造商的影响将是深远的。
理解封装技术格局
要理解这种融合,有必要了解台积电关键封装技术的实际运作方式:
CoWoS(晶圆上芯片-基板)。 CoWoS使用硅或有机中介层以2.5D配置连接多个芯粒(如GPU芯片和HBM内存堆栈)。中介层提供超细间距的重分布层(RDL),线宽/间距可达0.4/0.4 μm,实现芯粒之间所需的数千个互连。
CoWoS组件位于一个大型有机基板上——融合正是从这里开始的。CoWoS封装下方的有机基板必须支持:
- BGA球间距0.65-1.0 mm
- 先进变体中的线宽/间距8/8 μm至5/5 μm
- 10-16层重分布层
- 面板尺寸接近70 mm × 70 mm,用于NVIDIA B200和AMD MI350等大型封装
InFO(集成扇出)。 InFO通过将芯片直接嵌入扇出封装中并在周围构建RDL,消除了对独立中介层的需求。基于InFO的封装在移动和汽车应用中实现更小的外形尺寸和更优的电气性能。
CoWoS-L(本地硅互连)。 台积电的最新变体使用较小的本地硅互连(LSI)桥接取代完整的硅中介层,在保持细间距芯片间连接性的同时降低成本。CoWoS-L进一步增加了对底层有机基板的需求,因为更多的布线复杂性从中介层转移到基板层。
PCB与基板的融合表现
融合在多个维度上表现:
特征尺寸重叠
传统PCB在标准生产中以75/75 μm(3/3 mil)的最小线宽/间距运作,HDI PCB能力推至50/50 μm(2/2 mil)或偶尔40/40 μm。IC基板则在10/10 μm至5/5 μm范围内运作。
差距正在从两侧缩小。先进的PCB工艺如mSAP(改良半加成工艺)现在在生产中可实现25/25 μm。同时,CoWoS封装下方的有机基板正从10/10 μm推进至8/8 μm和5/5 μm——这些特征尺寸越来越需要类半导体的光刻工艺。
这创造了一个连续体而非清晰的分界线:
| 技术层级 | 线宽/间距 (μm) | 传统归属 |
|---|---|---|
| 标准PCB | 75–100 | PCB |
| HDI PCB | 40–75 | PCB |
| 先进HDI (mSAP) | 20–40 | PCB/基板重叠 |
| IC基板 | 8–15 | 基板 |
| 先进基板 | 5–8 | 基板 |
| 硅RDL | 0.4–2 | 半导体 |
材料融合
先进基板和高性能PCB中使用的材料越来越相似。两者都使用:
- 低Dk、低Df介质增层膜(ABF——味之素增层膜是主导基板材料)
- 化学镀铜种子层与电镀铜
- 激光钻微过孔与通孔在盘技术
- 类似的阻焊和表面处理技术
主要区别在于基板制造使用ABF膜进行优化为<15 μm特征的顺序增层工艺,而PCB制造使用优化为较大特征的半固化片和层压板系统。但随着PCB制造商采用ABF兼容工艺以及基板制造商扩展到更大的面板格式,工艺技术重叠不断增加。
对PCB制造商的意义
融合对传统PCB制造商既构成威胁也创造机遇:
威胁:中间层的利润压缩
专注于标准复杂度板的PCB制造商面临来自两个方向的竞争加剧。基板制造商正在扩展到更大的面板格式,理论上可以更高效地生产高端PCB。同时,低成本亚洲PCB制造商正在向技术曲线上端移动,压缩中层制造商的利润。
机遇:先进封装支持
CoWoS和InFO封装的爆发式增长创造了PCB制造商有能力供应的生态系统组件需求:
测试板和中介层测试基板。 每个CoWoS封装都需要测试基础设施——探针卡、老化测试板和测试座——使用具有受控阻抗和高层数的先进PCB技术。
系统级PCB。 承载CoWoS封装器件的主板和系统板本身必须满足电源传输、信号完整性和热管理的严格要求。例如,NVIDIA的GB200 NVL72服务器托盘使用20+层PCB、超低损耗材料和背钻过孔——即使是先进PCB制造商也面临挑战。
异构集成板。 在单一板上组合多个封装的新兴架构——有时称为”板级扇出”——需要同时理解板级和基板级设计规则的PCB制造商。
台积电封装路线图与行业影响
台积电的封装收入自2023年以来年增长率超过30%,主要由NVIDIA、AMD和Broadcom的AI加速器需求驱动。公司2026年路线图包括:
- CoWoS-S Gen 5: 支持高达3.3×的光罩尺寸(约100mm × 75mm),实现更大的多芯粒配置
- CoWoS-L Gen 2: 改进的LSI桥接技术,具有更高的互连密度
- InFO-3D: 面向移动和汽车应用的堆叠芯片配置
- SoIC(集成芯片系统): 使用硅通孔(TSV)的真正3D芯片堆叠
每一代都对封装下方的有机基板提出了更高的要求。Yole Intelligence的行业分析师估计,先进封装基板市场到2028年将达到180亿美元,年复合增长率为22%。
投资要求
对于希望参与基板融合的PCB制造商,投资门槛相当高:
- mSAP产线: 一条量产级改良半加成工艺线需要3,000-5,000万美元
- 溅射设备: 每套种子层沉积溅射系统500-1,000万美元
- 先进LDI: 每套高分辨率激光直写系统200-500万美元
- 洁净室升级: 1000级或更好的洁净室环境,而先进PCB生产通常为10,000级
- 计量设备: 能够分辨<10 μm特征的先进光学和X射线检测系统
多家主要PCB制造商已进行了这些投资。欣兴电子、AT&S、揖斐电和新光电气正在将自己定位为同时服务PCB和基板市场的双能力制造商。
材料创新的角色
材料选型正成为融合领域的关键差异化因素。主要材料趋势包括:
- ABF膜替代品: 多家公司正在开发味之素主导的ABF增层膜的低成本替代品,可能使精细线路基板制造的准入门槛民主化
- 玻璃芯基板: 玻璃相比有机芯板提供更优的尺寸稳定性、更低的翘曲和更高的布线密度,使其对大型CoWoS基板具有吸引力
- 低CTE介质: 匹配硅芯片与基板之间的热膨胀系数(CTE)对可靠性至关重要,推动了对新型介质配方的需求
行业前景
PCB-基板融合不是未来的可能性——它正在发生。台积电的先进封装产量正在快速增长,每个出货的封装都需要基板和PCB支持基础设施。对于传统PCB行业,信息很明确:投资更精细特征能力、更洁净工艺和基板兼容技术的制造商将占据不断增长的市场。不做出改变的制造商将发现其可寻址市场随着封装技术的持续进步而缩小。
融合还为新商业模式创造了机会,包括PCB制造商提供基板协同设计服务、轻量化制造模式以及将PCB制造与基板能力配对的区域供应链策略。
Atlas PCB正在投资先进制造能力,以支持高性能封装和系统集成应用不断演进的需求。
Atlas PCB 提供先进PCB制造服务,具备HDI、受控阻抗和高层数能力,满足下一代封装应用需求。获取报价了解更多。
- news
- advanced-packaging
- tsmc
- cowos
- substrate